Блок памяти

Особенности построения блоков памяти компьютера, принцип их работы, классификация и разновидности, функциональные особенности. Схемы блоков постоянного и оперативного запоминающего устройств, взаимодействие их элементов. Методика разработки дешифратора.

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

БЛОК ПАМЯТИ ДЛЯ ЭВМ

В состав простейшей микро-ЭВМ входят центральный процессор, ОЗУ и ПЗУ, порты ввода и вывода, а также дешифраторы, осуществляющие выбор запоминающего устройства и порта ввода – вывода.

ОЗУ и ПЗУ имеют адресную организацию. Доступ к их ячейкам памяти для записи и чтения информации осуществляется с помощью многоразрядного адреса, воздействующего на цепи группового управления.

Для обеспечения работы процессора (микропроцессора) необходимы программа, т.е. последовательность команд, и данные, над которыми процессор производит предписываемые командами операции. Команды и данные поступают в основную память ЭВМ через устройство ввода, на выходе которого они получают цифровую форму представления, т.е. форму кодовых комбинаций 0 и 1.

Устройство управления должно автоматически выбирать команду из соответствующей ячейки памяти, исполнять ее, выбирать следующую и т.д.

Обычно используется так называемый естественный порядок выполнения команд, когда последовательно друг за другом выполняются команды, занесенные в ячейки памяти с последовательно увеличивающимися адресами.

Адрес самой первой ячейки программы устанавливается при этом командой «сброс» внешнего управления. Естественный порядок выполнения команд не требует каких-либо указаний в кодах команд, то есть используется по умолчанию.

Существуют специальные команды передачи управления, позволяющие нарушать естественный порядок безусловно, либо условно (в зависимости от признака результата выполненной АЛУ операции). Такие команды каким-либо образом указывают устройству управления адрес следующей команды.

Обмен информацией между ЭВМ и внешней средой организуется через устройства ввода-вывода. Следует указать на возможность программного управления вводом-выводом и ввода-вывода по прерываниям.

Задание на курсовое проектирование

Память МПС включает в себя ПЗУ, предназначенное для хранения программ, различных констант, табличных данных и т.д., и ОЗУ, которое используется для хранения промежуточных данных и массивов данных, поступающих с внешних устройств, организации стековой памяти и т.д. Область адресов ЯП ПЗУ лежит начиная с нулевого до максимального, определяемого информационным объемом этого узла, следом за которыми располагаются адреса ЯП ОЗУ.

Таким образом, в состав разрабатываемого блока памяти входит блок ПЗУ, блок ОЗУ и схема управления.

Емкость ОЗУ 4Кх8, а микросхемы – 2Кх8, следовательно, для увеличения информационной емкости необходимо объединить две микросхемы. Вывод выбора кристалла CS микросхем ОЗУ позволяет объединять несколько микросхем для увеличения объема памяти ОЗУ. Такая схема приведена на рис.

Главное применение дешифраторов – это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных. С помощью простейшей логики можно построить дешифратор направлений ПЗУ/ОЗУ (рис. 4.1)

Рис. 4.1 Дешифратор направлений ПЗУ-ОЗУ

Сигналы на входах D0 и D1 принимают все возможные комбинации значений. Этих комбинаций четыре (2 в степени 2). Ровно столько же имеется выходов у дешифратора. Для каждой комбинации – один выход. Такой дешифратор называется полным дешифратором. Если число выходов дешифратора меньше, чем число возможных комбинаций входных сигналов, то такой дешифратор называется неполным. Для реализации выбора блоков памяти в курсовом проекте используем неполный дешифратор.

На вход D0 подается младший разряд двух разрядного двоичного числа, а на вход D1 – старший разряд. На каждый выходной элемент приходит один сигнал от D0, и один от D1, но каждый из них либо прямой, либо инверсный. Разводка сигналов сделана так, что при нужном сочетании сигналов на входе дешифратора на обоих входах соответствующего выходного элемента присутствуют логические единицы. Результат работы такого дешифратора хорошо понятен из его таблицы истинности табл. 4.1:

Если же оба сигнала будут активно высокими, то это будет запретом обращения к памяти.

Работа блоков памяти

Если на входы дешифратора подано некое двоичное число, то на том его выходе, номер которого соответствует этому числу, появляется сигнал логического нуля. На остальных выходах устанавливается сигнал логической единицы. Это значит, что рассматриваемый дешифратор имеет инверсные выходы. В общем случае возможен дешифратор с прямыми выходами. У них на всех выходах ноль, а на активном выходе единица. Но так уж сложилось, что на практике применяются исключительно дешифраторы с инверсными выходами.

Теперь рассмотрим процесс чтения информации из памяти. Сначала на шину адреса подается двоичный код адреса той ячейки, откуда необходимо считать число. Код адреса поступит на дешифратор, который в свою очередь активизирует нужную ячейку памяти. После этого на вход MEMRD подается сигнал логического 0. Этот сигнал переведет выходы регистра, выбранного дешифратором в рабочее состояние. Регистр подключит свои выходы к шине данных, и внешнее устройство сможет прочитать содержимое этой ячейки памяти. По окончании процесса чтения сигнал на входе MEMRD должен опять перейти в единичное состояние.

1. Микропроцессоры. В 3-х кН. Кн. 1. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов: Учеб. Для втузов/П.В. Нестеров, В.Ф. Шаньгин, В.Л. Горбунов и др.; Под редакцией Л.Н. Пресиухина. М.: Высш. Шк., 1989. – 495 с.: ил.

2. Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справ. Пособие. – М.: Радио и связь, 1994. – 216 с,: ил.

3. Бессонов Н.П. Схемотехника ЭВМ: учеб. пособие / Н.П. Бессонов. Екатеринбург: УГТУ-УПИ, 2009. 182 с.

4. Мир Микроконтроллеров Дешифраторы – Режим доступа: http://www.mirmk.net

5. Справка о функционировании интегральных микросхем разного типа – Режим доступа:

6. ЭЛЕМЕНТЫ СИСТЕМ АВТОМАТИКИ – Режим доступа:

7. Запоминающие устройства – Режим доступа:

Размещено на Allbest.ru

Строение оперативной памяти (видео)

Оперативная память это важная часть любой компьютерной системы и сейчас я объясню, почему это так.

Оперативная память (RAM)

В процессе работы память выступает в качестве буфера между накопителем и процессором, то есть данные сперва считываются с жесткого диска (или другого накопителя) в оперативную память и уже затем обрабатываются центральным процессором. Такая схема применяется, потому что процессор – очень быстрое устройство и ему требуется быстро получать доступ к нужным данным и командам, иначе он будет простаивать и производительность системы уменьшится, а так как жёсткий диск и SSD не могут обеспечить необходимую скорость, все нужные данные считываются и перемещаются в более быструю оперативную память и хранятся там, пока не понадобятся процессору для обработки.

Упрощённая схема работы памяти компьютера

Физически, оперативная память представляет собой набор микросхем припаянных к плате. Если посмотреть внутрь одной такой микросхемы, можно увидеть что она состоит из множества, соединённых друг с другом слоёв, каждый слой состоит из огромного количества ячеек, образующие прямоугольные матрицы.

Микросхемы на планке памяти

Одна ячейка может содержать 1 бит информации, а состоит она из одного полевого транзистора и одного конденсатора.

Устройство ячейки в чипе

Выглядит эта конструкция довольно сложно и может различаться в зависимости от применённых технологий, так что для наглядности лучше представить ячейку в виде схемы.

Схематичное устройство ячейки динамической памяти

Так легче понять, что именно конденсатор хранит информацию, а транзистор выполняет роль электрического ключа, который либо удерживает заряд на конденсаторе, либо открывает для считывания. Когда конденсатор заряжен, можно получить логическую единицу, а когда разряжен, ноль. Таких конденсаторов в чипе, очень много но считать заряд с одной конкретной ячейки нельзя, считывается вся страница целиком.

Упрощённая схема массива ячеек, страница

Чтобы сделать это необходимо на нужную нам горизонтальную линию которая называется строка, подать сигнал, который откроет транзисторы, после чего усилители расположенные на концах вертикальных линий считают заряды которые находились на конденсаторах.

Каждое такое считывание опустошает заряды на странице, из-за чего приходится её заново переписывать, для этого на строку так же подаётся открывающий транзистор заряд, а на столбцы подаётся более высокое напряжение, тем самым заряжая конденсаторы и записывая информацию. Задержки между этими операциями называются таймингами, чем они меньше тем более быстрая будет вся система в целом

Но вернёмся к модулю памяти в макро масштабе и посмотрим что, помимо самих чипов памяти, на модуль распаиваются SMD-компоненты резисторы и конденсаторы обеспечивающие развязку сигнальных цепей и питание чипов, а также Микросхема SPD – это специальная микросхема, в которой хранятся данные о параметрах всего модуля (ёмкость, рабочее напряжение, тайминги, число банков и так далее). Это нужно чтобы во время запуска системы, BIOS на материнской плате выставил оптимальные настройки согласно информации, отображенной в микросхеме.

Компоненты плашки памяти, микросхема SPD

Так же существует несколько форм факторов модулей, модули для компьютеров называются DIMM, а для ноутбуков и компактных систем SO-DIMM, отличаются они размером и количеством контактов для подключения. Это двухрядные модули которые имеют два независимых ряда контактов по одному с каждой стороны.

DIMM и SO-DIMM

Например в старых модулях Simm контакты с двух сторон были замкнуты и они могли передать только 32 бита информации за такт, в то время как dimm могут передавать 64 бита.

DIMM и SIMM

Ко всему этому модули делятся на одноранговые, двухранговые и четырёхранговые. Ранг — это блок данных шириной 64 бита, который может быть набран разным количеством чипов память.Одноранговая память имеет ширину 64 бита, тогда как Двухранговая память имеет ширину 128 бит. Но, так как один канал памяти имеет ширину всего 64 бита, как и одноранговый модуль, контроллер памяти может одновременно обращаться только к одному рангу. В то время как двухранговый модуль может заниматься ответом на переданную ему команду, а другой ранг уже может подготавливать информацию для следующей команды, что незначительно увеличивает производительность.

Ранги оперативной памяти

Так же хочется отдельно сказать о памяти с коррекцией ошибок, ECC-памяти, так как эти модули имеют дополнительный банк памяти на каждые 8 микросхем. Дополнительные банки и логика в модуле служат для проверки и устранения ошибок.

ECC- память с коррекцией ошибок

Использование буферов и коррекции ошибок незначительно ухудшает производительность, но сильно повышает надёжность данных. Поэтому ECC память широко используется в серверах и рабочих станциях

Ширина данных у ECC

Ещё немного расскажу о типах памяти, так как в современных компьютерах используется синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных DDR SDRAM 4-го поколения и скоро будет распространено пятое.

Синхронная динамическая память (DDR)

Память типа ddr пришла на смену памяти типа SDR. SDR SDRAM работает синхронно с контроллером. В ней внутренняя и внешняя шина данных работает на одной и той же частоте. При подаче сигнала на микросхему происходит синхронное считывание информации и передача её в выходной буфер. Передача каждого бита из буфера происходит с каждым тактом работы ядра памяти. В SDR памяти синхронизация обмена данными происходит по фронту тактового импульса.

Синхронная динамическая память (SDR)

После SDR, вышла DDR память, в ней обмен данными по внешней шине идет не только по фронту тактового импульса, но и по спаду, из-за чего на той же частоте можно передать вдвое больше информации, а чтобы воспользоваться этим увеличением, внутреннею шину расширили вдвое. То есть работая на тех же частотах что SDR, DDR память передаёт в 2 раза больше данных.

SDR и DDR (Схема)

Следующие поколения памяти DDR не сильно отличаются, увеличивается только частота работы буферов ввода вывода, а также расширяется шина, связывающая ядро памяти с буферами, сам принцип работы не меняется, но даже так, каждое новое поколение получает таким способом существенное увеличение пропускной способности, без увеличения частоты работы самих ячеек памяти.

(Схема) DDR 2, DDR 3, DDR 4, DDR 5

Понятно что с каждый новым поколением улучшается работа логики, техпроцесс и многое другое. Но сам принцип работы остаётся одним и для общего понимая этого достаточно.

РОССИЙСКИЙ ГОСУДАРСТВЕННЫЙ ОТКРЫТЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ПУТЕЙ СООБЩЕНИЯ

КУРСОВАЯ РАБОТА

на тему: “Разработка
блока памяти
микропроцессорной
системы”

1. Задание на курсовое проектирование 3

2. Особенности построения блоков памяти 4

3. Описание принципов работы разрабатываемых блоков. 6

3.1. Разработка электрических схем блоков ПЗУ и ОЗУ. 6

3.2. Разработка селектора адреса. 8

3.3. Временная диаграмма работы БП. 9

4. Расчет электрических параметров блока памяти. 10

1. Функциональная схема блока памяти. 12

ПОЯСНИТЕЛЬНАЯ
ЗАПИСКА.1. Задание
на курсовое
проектирование

где:
объём ПЗУ составляет
20К*8 и строится
на микросхемах
К556РТ20объём
ОЗУ составляет
10К*8 и строится
на микросхемах
К132РУ9Асерия
микросхем
используемых
в качестве
дешифраторов,
буферов шин
и т.д. – 1554

ежимы
работы блока
памяти определяются
внешними управляющими
сигналами
MEMWR, MEMRD.

Компактная
микроэлектронная
“память” широко
приме­няется
в современной
электронной
аппаратуре
самого различно­го
назначения.
В ЭВМ па­мять
определяют
как функциональную
часть, предназна­ченную
для записи,
хранения и
выдачи команд
и обрабатывае­мых
данных. Комплекс
технических
средств, реализующих
функ­цию памяти,
называют запоминающим
устройством
(ЗУ).

Для
обеспечения
работы процессора
(микропроцессора)
необ­ходимы
программа, т.
е. последовательность
команд, и данные,
над которыми
процессор
производит
предписываемые
командами
операции. Команды
и данные поступают
в основную
память ЭВМ
через устройство
ввода, на выходе
которого они
получают циф­ровую
форму представления,
т. е. форму кодовых
комбинаций
О и 1. Основная
память, как
правило, состоит
из ЗУ двух видов
— оперативного
(ОЗУ) и постоянного
(ПЗУ).

Оперативное
ЗУ предназначено
для хранения
переменной
информации,
оно допускает
изменение
своего содержимого
в ходе выполнения
процессором
вычислительных
операций с
дан­ными. Это
значит, что
процессор может
выбрать (режим
считы­вания)
из ОЗУ код команды
и данные и после
обработки
по­местить
в ОЗУ (режим
записи) полученный
результат.
Причем возможно
размещение
в ОЗУ новых
данных на местах
прежних, которые
в этом случае
перестают
существовать.
Таким образом,
ОЗУ может работать
в режимах записи,
считывания
и хранения
информации.

Постоянное
ЗУ содержит
информацию,
которая не
должна изменяться
в ходе выполнения
процессором
программы.
Такую информацию
составляют
стандартные
подпрограммы,
табличные
данные, коды
физических
констант и
постоянных
коэффициентов
и т. п. Эта информация
заносится в
ПЗУ предварительно, и в ходе работы
процессора
может только
считываться.
Таким образом
ПЗУ работает
в режимах хранения
и считывания.

Функциональные
возможности
ОЗУ шире, чем
ПЗУ: ОЗУ может
работать в
качестве ПЗУ,
т. е. в режиме
многократного
считывания
однократно
записанной
информации,
а ПЗУ в ка­честве
ОЗУ использовано
быть не может,
так как не позволяет
в процессе
работы изменить,
занесенную
в него информацию.
В свою очередь,
ПЗУ обладает
преимуществом
перед ОЗУ в
свойстве сохранять
информацию
при сбоях и
отключении
пита­ния. Это
свойство получило
название
энергонезависимость.
Опе­ративное
ЗУ является
энергозависимым,
так как информация,
записанная
в ОЗУ, утрачивается
при сбоях питания.

Для
микросхем
памяти, выпускаемых
отечественной
промыш­ленностью,
характерны
широкая номенклатура
типов, значитель­ное
,
разнообразие
вариантов
конструктивно-технологического
исполнения,
большой диапазон
функциональных
характеристик
и значений
электрических
параметров,
существенные
различия в
режимах работы
и в областях
применения.

Микросхемы
памяти изготавливают
по полупроводниковой
технологии
на основе кремния
с высокой степенью
интеграции
компонентов
на кристалле,
что определяет
их принадлежность
к большим
интегральным
схемам (БИС).
Конструктивно
БИС ‘памяти
представляет
собой полупроводниковый
кристалл с
площадью в
несколько
десятков квадратных
миллиметров,
заклю­ченный
в корпус.

Микросхемы
памяти для
построения
блока памяти
микропроцессорной
системы выбирают,
исходя из следую­щих
данных: требуемая
информационная
емкость и организация
памяти, быстродействие
(время цикла
обращения для
записи или
считывания),
тип магистрали
(интерфейса),
характеристики
ли­ний магистрали
(нагрузочная
способность
по
току и емкости,
требования
к устройствам
ввода-вывода
подключаемых
узлов и др.),
требования
к энергопотреблению,
необходимость
обеспече­ния
энергонезависимости,
условия эксплуатации,
конструктивные
требования.

3.
Описание принципов
работы разрабатываемых
блоков.

В
разрабатываемом
блоке память
подключена
к микропроцессору
(МП) посредством
трех шин: шины
данных (ШД), шины
адреса (ША) и
шины управления.
При обращении
к памяти МП
выставляет по ША адрес
ячейки памяти
(ЯП), а по ШУ – сигнал
MEMRD
в цикле чтения
памяти или
MEMWR
в цикле записи
(рис. 3.1). Причем
эти сигналы
управления
активно низкие
и одновременно
никогда не
могут быть
активными. В
цикле чтения
информация
передается
по ШД из памяти
в МП, а в цикле
записи – из МП
в память. Если
же к памяти
обращения нет,
то ее выходы
отключены от
ШД. Описанный
алгоритм работы
памяти реализовывается схемой управления,
которая входит
в состав разрабатываемого
блока.

Рис. 3.1 Временная диаграмма работы блока памяти

Память
МПС включает
в себя ПЗУ,
предназначенное
для хранения
программ, различных
констант, табличных
данных и т.д.,
и ОЗУ, которое
используется
для хранения
промежуточных
данных и массивов
данных, поступающих
с внешних устройств,
организации
стековой памяти
и т.д. Область
адресов ЯП ПЗУ
лежит начиная
с нулевого до
максимального,
определяемого
информационным
объемом этого
узла, следом
за которыми
располагаются
адреса ЯП ОЗУ.

Таким
образом в состав
разрабатываемого
блока памяти
входит блок
ПЗУ, блок ОЗУ
и схема управления.

3.1. Разработка
электрических
схем блоков
ПЗУ и ОЗУ.

Заданные
микросхемы
ПЗУ К556РТ20 и ОЗУ
К132РУ9А имеют
объём 1К*8 и 1К*4
соответственно.

Для
увеличения
“ширины” выборки
необходимо
объединить
соответствующие
адресные входы
и входы управления
микросхем
памяти. Из сказанного
следует, что
для микросхем
ПЗУ, увеличение
“ширины” выборки
не требуется,
а для ОЗУ требуется
объединить
2 микросхемы.

Для
увеличения
информационной
ёмкости объединяем
соответствующие
входы и соответствующие
выходы для ПЗУ
– 20 микросхем,
а для ОЗУ – 20
микросхемы.
Получим информационную
ёмкость соответственно
20К*8 и 10К*8.

Для
уменьшения
емкостной
нагрузки системной
шины внутренние
шины адреса
и данных блоков
подключаем
к ней через
буферные
формирователи
построенные
на микросхемах
К1554АП6. Причем
разобьём БП
на две составные
части: блок ПЗУ
и блок ОЗУ. Входы
и выходы этих
блоков подключим
к разным буферным
формирователям.

Для
адресации
разрабатываемого
БП можно использовать
четыре дешифратора
1554ИД7 (имеющим
организацию
3*8). Старшие разряды
адресов используются
для подачи
сигналов на
входы разрешения
дешифраторов.

Так как выбор между блоками ПЗУ и ОЗУ осуществляется разрядами адреса (А12А14),
будем использовать эти адреса для синтезирования схемы селектора адреса.

Синтезируем схему селектора адреса с помощью карт Карно.

Для управления работой селектора адреса используем сигналы

,
так как определенный блок выбирается низким уровнем сигнала.

Селектор адреса вырабатывает сигналы AS0 и AS1, при обращении к ПЗУ и ОЗУ, соответственно. При этом оба этих сигнала активно низкие.
Сигналы AS0 или AS1 только тогда будут выбирать один из блоков памяти, когда один из сигналов MEMWR или MEMRD будет активным низким. Если же оба сигнала будут активно высокими, то это будет запретом обращения к памяти.

3.3. Временная
диаграмма
работы БП.

Временная диаграмма работы блока памяти в режиме считывания.

tp1
– время
считывания
(40 нс для 556РТ20);

4. Расчет
электрических
параметров
блока памяти.

Максимально
допустимое
количество
объединяемых
входов КI
микросхем
памяти определим
из того, что
суммарные токи
нагрузки для
высокого и
низкого уровней
сигнала и емкостная
нагрузка не
должны превышать
значений, допустимых
для выхода
буферного
каскада, используемого
в данной цепи:

где
IOH
, IOL,
COL
–
максимально
допустимые
значения токов
нагрузки высокого
и низкого уровней
и емкости нагрузки
буферного
элемента, IIH,
IIL,
CI
–
входные
токи высокого
и низкого уровней
и емкость входов,
СМ
–
емкость монтажа.

Так
как у нас используется
20 микросхем,
то условие
выполняется.

где
CLMAX
– максимально
допустимая
емкость нагрузки
выхода, CO
–
емкость
выхода, C
I ,
NIN

– емкость и
количество
входов, подключенных
к данному выходу,
CM

– емкость монтажа.

Из расчета видно что для буферизации ШД достаточно одной МС буфера К1554АП6 как для ПЗУ так и для ОЗУ.

При
расчете динамических
параметров
разработанного
блока памяти
учтём тот факт,
что времена
задержек
распространения
сигнала, указаны
для емкости
нагрузки CL
= 50
пФ. Скорректируем
значения времен
задержек
распространения
сигналов в
большую сторону
из расчета: –
0.07 нс/пФ.

tОЗУ=16+10+(60+118*0,07)+13=107,26
нс (в режиме
считывания)

Мощность,
потребляемая
блоком памяти,
(PCC)
определяется
как сумма средних
мощностей,
потребляемых
микросхемами
памяти и логики,
на которых
реализованы
схемы управления.

При
расчете мощности,
потребляемой
микросхемами
памяти в режиме
обращения,
учтём тот факт,
что в активном
режиме находятся
БИС только
одного выбранного
столбца матрицы
памяти, а все
остальные БИС
памяти переведены
в энергосберегающий
режим. «Наихудший»
случай когда
обращение
происходит
к блоку ОЗУ. Тогда для этого
режима работы
блока памяти
имеем
:

ГРАФИЧЕСКАЯ
ЧАСТЬ. 1. Функциональная
схема блока
памяти.

Ермаков А. Е., Ермакова О.П. Задание на курсовую работу с методическими указаниями по дисциплине «Схемотехника» /РГОТУПС. -М.: 1999. -10 с.

Ермаков А. Е., Схемотехника ЭВМ. Учебное пособие. -М.: РГОТУПС, 1997. -352 с.

Применение микросхем памяти в электронных устройствах: Справочник/ О. Н. Лебедев- М.: Радио и связь, 1994. -216 с.

Шило В. Л. Популярные цифровые микросхемы: Справочник. – Ч.: Металлургия 1989. – 352 с.

Петровский И. И., Прибыльский А. В., Логические ИС КР1533, КР1554: / Справочник. – М.: БИНОМ, 1993.

Раздел: Радиоэлектроника Количество знаков с пробелами: 11689 Количество таблиц: 3 Количество изображений: 4

Блок памяти

Министерство Путей Сообщения

РОССИЙСКИЙ ГОСУДАРСТВЕННЫЙ ОТКРЫТЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ПУТЕЙ

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА. 3
1. Задание на курсовое проектирование 3
2. Особенности построения блоков памяти 4
3. Описание принципов работы разрабатываемых блоков. 6
3.1. Разработка электрических схем блоков ПЗУ и ОЗУ. 6
3.2. Разработка селектора адреса. 8
3.3. Временная диаграмма работы БП. 9
4. Расчет электрических параметров блока памяти. 10
ГРАФИЧЕСКАЯ ЧАСТЬ. 12
1. Функциональная схема блока памяти. 12
Литература 14

Разработать блок памяти микропроцессорной системы,
где: объём ПЗУ составляет 20К*8 и строится на микросхемах К556РТ20

объём ОЗУ составляет 10К*8 и строится на микросхемах К132РУ9А

серия микросхем используемых в качестве дешифраторов,

буферов шин и т.д. – 1554
Режимы работы блока памяти определяются внешними управляющими сигналами
MEMWR, MEMRD.

Компактная микроэлектронная “память” широко применяется в современной
электронной аппаратуре самого различного назначения. В ЭВМ память
определяют как функциональную часть, предназначенную для записи, хранения и
выдачи команд и обрабатываемых данных. Комплекс технических средств,
реализующих функцию памяти, называют запоминающим устройством (ЗУ).

Для обеспечения работы процессора (микропроцессора) необходимы
программа, т. е. последовательность команд, и данные, над которыми
процессор производит предписываемые командами операции. Команды и данные
поступают в основную память ЭВМ через устройство ввода, на выходе которого
они получают цифровую форму представления, т. е. форму кодовых комбинаций О
и 1. Основная память, как правило, состоит из ЗУ двух видов — оперативного
(ОЗУ) и постоянного (ПЗУ).

Постоянное ЗУ содержит информацию, которая не должна изменяться в
ходе выполнения процессором программы. Такую информацию составляют
стандартные подпрограммы, табличные данные, коды физических констант и
постоянных коэффициентов и т. п. Эта информация заносится в ПЗУ
предварительно, и в ходе работы процессора может только считываться. Таким
образом ПЗУ работает в режимах хранения и считывания.

Функциональные возможности ОЗУ шире, чем ПЗУ: ОЗУ может работать в
качестве ПЗУ, т. е. в режиме многократного считывания однократно записанной
информации, а ПЗУ в качестве ОЗУ использовано быть не может, так как не
позволяет в процессе работы изменить, занесенную в него информацию. В свою
очередь, ПЗУ обладает преимуществом перед ОЗУ в свойстве сохранять
информацию при сбоях и отключении питания. Это свойство получило название
энергонезависимость. Оперативное ЗУ является энергозависимым, так как
информация, записанная в ОЗУ, утрачивается при сбоях питания.

Для микросхем памяти, выпускаемых отечественной промышленностью,
характерны широкая номенклатура типов, значительное , разнообразие
вариантов конструктивно-технологического исполнения, большой диапазон
функциональных характеристик и значений электрических параметров,
существенные различия в режимах работы и в областях применения.

Микросхемы памяти изготавливают по полупроводниковой технологии на
основе кремния с высокой степенью интеграции компонентов на кристалле, что
определяет их принадлежность к большим интегральным схемам (БИС).
Конструктивно БИС ‘памяти представляет собой полупроводниковый кристалл с
площадью в несколько десятков квадратных миллиметров, заключенный в корпус.

Микросхемы памяти для построения блока памяти микропроцессорной
системы выбирают, исходя из следующих данных: требуемая информационная
емкость и организация памяти, быстродействие (время цикла обращения для
записи или считывания), тип магистрали (интерфейса), характеристики линий
магистрали (нагрузочная способность по току и емкости, требования к
устройствам ввода-вывода подключаемых узлов и др.), требования к
энергопотреблению, необходимость обеспечения энергонезависимости, условия
эксплуатации, конструктивные требования.

Память МПС включает в себя ПЗУ, предназначенное для хранения
программ, различных констант, табличных данных и т.д., и ОЗУ, которое
используется для хранения промежуточных данных и массивов данных,
поступающих с внешних устройств, организации стековой памяти и т.д. Область
адресов ЯП ПЗУ лежит начиная с нулевого до максимального, определяемого
информационным объемом этого узла, следом за которыми располагаются адреса
ЯП ОЗУ.

Таким образом в состав разрабатываемого блока памяти входит блок ПЗУ,
блок ОЗУ и схема управления.

Заданные микросхемы ПЗУ К556РТ20 и ОЗУ К132РУ9А имеют объём 1К*8 и
1К*4 соответственно.

Для увеличения “ширины” выборки необходимо объединить соответствующие
адресные входы и входы управления микросхем памяти. Из сказанного следует,
что для микросхем ПЗУ, увеличение “ширины” выборки не требуется, а для ОЗУ
требуется объединить 2 микросхемы.

Для увеличения информационной ёмкости объединяем соответствующие
входы и соответствующие выходы для ПЗУ – 20 микросхем, а для ОЗУ – 20
микросхемы. Получим информационную ёмкость соответственно 20К*8 и 10К*8.

Для уменьшения емкостной нагрузки системной шины внутренние шины
адреса и данных блоков подключаем к ней через буферные формирователи
построенные на микросхемах К1554АП6. Причем разобьём БП на две составные
части: блок ПЗУ и блок ОЗУ. Входы и выходы этих блоков подключим к разным
буферным формирователям.

Составим карту памяти заданного устройства:

Для адресации разрабатываемого БП можно использовать четыре
дешифратора 1554ИД7 (имеющим организацию 3*8). Старшие разряды адресов
используются для подачи сигналов на входы разрешения дешифраторов.

Так как выбор между блоками ПЗУ и ОЗУ осуществляется
разрядами адреса (А12(А14), будем использовать эти адреса для
синтезирования схемы селектора адреса.

F=CA+CB=CA+CB=CA ( CB

tA – время установки адреса
tp1 – время считывания (40 нс для 556РТ20);
tH1 – время удержания адреса

IIL, CI – входные токи высокого и низкого уровней и емкость входов, СМ – емкость монтажа.

Так как у нас используется 20 микросхем, то условие выполняется.

При расчете динамических параметров разработанного блока памяти учтём тот факт, что времена задержек распространения сигнала, указаны для емкости нагрузки CL = 50 пФ. Скорректируем значения времен задержек распространения сигналов в большую сторону из расчета: – 0.07 нс/пФ.

tОЗУ=16+10+(60+118*0,07)+13=107,26 нс (в режиме записи)
tОЗУ=16+10+(60+118*0,07)+13=107,26 нс (в режиме считывания)
tПЗУ=16+10+(40+137*0,07)+13=112,39 нс

Мощность, потребляемая блоком памяти, (PCC) определяется как сумма средних мощностей, потребляемых микросхемами памяти и логики, на которых реализованы схемы управления.
PЛОГ =2PАП6+4PИД7+PЛП5+PЛН1
PЛОГ =2*80*10-6*5+4*80*10-6*5+40*10-6*5+40*10-6*5=2,8мВт

Для режима хранения получим:
PCCXP=PXPПЗУ*NПЗУ+ PXPОЗУ*NОЗУ+ PЛОГ
PCCXP=900*20+250*20+2,8=23Вт

При расчете мощности, потребляемой микросхемами памяти в режиме обращения, учтём тот факт, что в активном режиме находятся БИС только одного выбранного столбца матрицы памяти, а все остальные БИС памяти переведены в энергосберегающий режим. «Наихудший» случай когда обращение происходит к блоку ОЗУ. Тогда для этого режима работы блока памяти имеем :
PCCO=PXPПЗУ *NОЗУХР + PXРОЗУ NОЗУХР + PОЗУОБР *NОЗУОБР+PЛОГ
PCCO =20*900+18*250+2*900+2.8=23.4Вт

Ермаков А. Е., Ермакова О.П. Задание на курсовую работу с методическими указаниями по дисциплине «Схемотехника» /РГОТУПС. -М.:

Применение микросхем памяти в электронных устройствах: Справочник/ О.

Н. Лебедев- М.: Радио и связь, 1994. -216 с.

Шило В. Л. Популярные цифровые микросхемы: Справочник. – Ч.:

Металлургия 1989. – 352 с.

Петровский И. И., Прибыльский А. В., Логические ИС КР1533, КР1554: /

Справочник. – М.: БИНОМ, 1993.
———————–
Рис. 3.1 Временная диаграмма работы блока памяти